Не нанометры, а этажи: Hybrid Bonding меняет процессоры навсегда
Полупроводниковая индустрия десятилетиями развивалась по простой логике: уменьшать транзисторы и помещать их всё больше на одну плоскость.
Но масштабирование становится всё сложнее и дороже. Поэтому следующий большой скачок может произойти уже не только в нанометрах, а в третьем измерении.
Одна из ключевых технологий этого перехода — Hybrid Bonding, или гибридное соединение чипов.
В обычных 3D-конструкциях кристаллы часто соединяются при помощи микроскопических контактов — microbumps. Но даже они занимают много места и ограничивают количество линий связи между слоями.
Hybrid bonding убирает промежуточные шарики припоя и позволяет соединять подготовленные поверхности чипов практически напрямую — медь с медью и диэлектрик с диэлектриком.
Это резко увеличивает плотность соединений.
Imec уже продемонстрировала wafer-to-wafer hybrid bonding с шагом контактов всего 400 нм. В экспериментальных структурах такая геометрия потенциально соответствует примерно 7 миллионам соединений на квадратный миллиметр.
Для сравнения, традиционные решения с microbumps находятся совсем в другом диапазоне плотности.
Зачем процессору миллионы вертикальных соединений?
Потому что современным CPU, GPU и особенно ИИ-ускорителям приходится постоянно перемещать огромные объёмы данных между вычислительными ядрами и памятью.
Чем короче путь сигнала и чем больше параллельных линий связи — тем выше пропускная способность, ниже задержка и потенциально меньше энергия, затрачиваемая на передачу данных.
И это уже не только лаборатория.
AMD 3D V-Cache использует прямое copper-to-copper соединение между вычислительным кристаллом и дополнительным кешем. AMD заявляет более чем 15-кратную плотность межсоединений относительно 3D-технологий с microbumps и более высокую энергоэффективность передачи данных.
Sony давно применяет Cu-Cu hybrid bonding в многослойных CMOS-сенсорах, соединяя пиксельный слой непосредственно с логикой. В сентябре 2026 года компания отдельно рассказала, как эта технология позволила значительно повысить плотность соединений внутри сенсоров смартфонов.
А теперь технология становится ещё важнее для логических процессоров.
Huawei продвигает архитектуру LogicFolding, где логические схемы располагаются на нескольких вертикальных уровнях, чтобы сокращать длину соединений и задержку распространения сигналов. Компания связывает этот подход со своим τ Scaling Law — идеей перехода от простого уменьшения транзисторов к сокращению времени передачи данных внутри системы.
Именно здесь становится понятен настоящий смысл Hybrid Bonding.
Если раньше главный вопрос звучал: «насколько маленьким можно сделать транзистор?», то теперь появляется второй:
«насколько близко можно расположить разные вычислительные блоки друг к другу?»
Процессор, кеш, память и специализированные ускорители можно размещать не только рядом, но и друг над другом, связывая миллионами коротких вертикальных контактов.
Но проблем ещё хватает: сверхточное совмещение кристаллов, идеально ровные поверхности, температура отжига, выход годных изделий и особенно охлаждение многослойных конструкций.
Imec уже двигается дальше — исследователи рассматривают переход от нынешних 400 нм к шагу порядка 200 нм, где точность позиционирования должна достигать десятков нанометров.
Похоже, следующая гонка процессоров действительно будет идти уже не только за 2 нм, 1,4 нм или ангстремы.
Она будет идти ещё и за количество этажей внутри одного чипа.
