OpenAI готовит свой ИИ-чип? Патент раскрыл амбициозную архитектуру⁠⁠

OpenAI зарегистрировала патент, который показывает, как компания может подойти к созданию собственного специализированного чипа для искусственного интеллекта. Речь идёт не о готовом продукте и не об официальном анонсе серийного ускорителя, а именно о патентной заявке, где описана архитектура с несколькими вычислительными чиплетами, большим числом стеков HBM и встроенными логическими мостами для расширения межсоединений внутри корпуса.

Главная идея заключается в том, чтобы уйти от жёсткого ограничения, при котором память HBM должна находиться слишком близко к вычислительному кристаллу. В публикации о патенте говорится, что обычный подход ограничивает длину соединений примерно 6 мм, тогда как предложенные embedded logic bridges позволяют увеличить это расстояние до 16 мм. При этом такие мосты могут не только передавать данные, но и брать на себя часть функций контроллера памяти или высокоскоростного PHY-интерфейса. В качестве стандарта die-to-die соединения упоминается UCIe.

Самый громкий момент патента — пример с чипом, в котором рассматривается схема сразу с 20 стеками HBM. Для сравнения, в типичных конфигурациях современных AI-ускорителей обычно используют 4, 6 или 8 стеков HBM, поэтому такой подход потенциально может резко увеличить доступный объём памяти для работы с очень большими моделями искусственного интеллекта. Архитектурно эта идея напоминает решения класса Intel EMIB, где компактные мосты помогают объединять чиплеты в рамках 2.5D-упаковки.